(Nuut en oorspronklik) In voorraad 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Produk eienskappe

 Veldprogrammeerbare hekskikking

 Aveldprogrammeerbare hekskikking(FPGA) is 'ngeïntegreerde stroombaanontwerp om gekonfigureer te word deur 'n kliënt of 'n ontwerper na vervaardiging - vandaar die termveldprogrammeerbaar.Die FPGA-konfigurasie word gewoonlik gespesifiseer met behulp van ahardeware beskrywing taal(HDL), soortgelyk aan dié wat gebruik word vir 'ntoepassingspesifieke geïntegreerde stroombaan(ASIC).Stroombaandiagrammeis voorheen gebruik om die konfigurasie te spesifiseer, maar dit is toenemend skaars as gevolg van die koms vanelektroniese ontwerp outomatiseringgereedskap.

FPGA's bevat 'n verskeidenheid vanprogrammeerbaar logiese blokke, en 'n hiërargie van herkonfigureerbare onderlinge verbindings wat toelaat dat blokke aanmekaar bedraad word.Logika blokke kan gekonfigureer word om kompleks uit te voerkombinasie funksies, of tree so eenvoudig oplogiese poortehou vanENenXOR.In die meeste FPGA's sluit logiese blokke ook ingeheue elemente, wat eenvoudig kan weesplakkiesof meer volledige blokke geheue.^[1]Baie FPGA's kan herprogrammeer word om verskillende te implementeerlogiese funksies, wat buigsaamheid toelaatherkonfigureerbare rekenaarsoos uitgevoer inrekenaarsagteware.

FPGA's speel 'n merkwaardige rol iningebedde stelselontwikkeling as gevolg van hul vermoë om stelselsagteware-ontwikkeling gelyktydig met hardeware te begin, stelselwerkverrigtingsimulasies in 'n baie vroeë fase van die ontwikkeling moontlik te maak, en verskeie stelselproewe en ontwerpiterasies toe te laat voordat die stelselargitektuur gefinaliseer word.^[2]

Geskiedenis[wysig]

Die FPGA-industrie het ontstaan ​​uitprogrammeerbare leesalleen geheue(PROM) enprogrammeerbare logika toestelle(PLD'e).PROM's en PLD's het albei die opsie gehad om in groepe in 'n fabriek of in die veld geprogrammeer te word (veldprogrammeerbaar).^[3]

Alterais in 1983 gestig en het die industrie se eerste herprogrammeerbare logika-toestel in 1984 gelewer – die EP300 – wat 'n kwartsvenster in die pakkie bevat het wat gebruikers toegelaat het om 'n ultraviolet lamp op die dobbelsteen te laat skyn om dieEPROMselle wat die toestelopstelling gehou het.^[4]

Xilinxdie eerste kommersieel lewensvatbare veldprogrammeerbare vervaardighek skikkingin 1985^[3]– die XC2064.^[5]Die XC2064 het programmeerbare hekke en programmeerbare verbindings tussen hekke gehad, die begin van 'n nuwe tegnologie en mark.^[6]Die XC2064 het 64 konfigureerbare logiese blokke (CLB's) gehad, met twee drie-insetteopsoek tabelle(LUTS).^[7]

In 1987 het dieNaval Surface Warfare Centre'n eksperiment befonds wat deur Steve Casselman voorgestel is om 'n rekenaar te ontwikkel wat 600 000 herprogrammeerbare hekke sou implementeer.Casselman was suksesvol en 'n patent wat met die stelsel verband hou, is in 1992 uitgereik.^[3]

Altera en Xilinx het onbetwis voortgegaan en het vinnig gegroei van 1985 tot die middel-1990's toe mededingers opgeskiet het, wat 'n aansienlike deel van hul markaandeel erodeer.Teen 1993 het Actel (nouMikrosemi) het sowat 18 persent van die mark bedien.^[6]

Die 1990's was 'n tydperk van vinnige groei vir FPGA's, beide in kringsofistikasie en die volume van produksie.In die vroeë 1990's is FPGA's hoofsaaklik gebruik intelekommunikasieennetwerk.Teen die einde van die dekade het FPGA's hul weg gevind na verbruikers-, motor- en industriële toepassings.^[8]

Teen 2013 het Altera (31 persent), Actel (10 persent) en Xilinx (36 persent) saam ongeveer 77 persent van die FPGA-mark verteenwoordig.^[9]

Maatskappye soos Microsoft het begin om FPGA's te gebruik om hoëprestasie, rekenaarintensiewe stelsels te versnel (soos diedatasentrumswat hul bedryfBing soekenjin), as gevolg van dieprestasie per wattvoordeel wat FPGA's lewer.^[10]Microsoft het FPGA's begin gebruik omversnelBing in 2014, en in 2018 begin om FPGA's oor ander datasentrumwerkladings te ontplooi vir hulAzure wolk rekenaarsplatform.^[11]

Die volgende tydlyne dui vordering in verskillende aspekte van FPGA-ontwerp aan:

Hekke

• 1987: 9 000 hekke, Xilinx^[6]
• 1992: 600 000, Naval Surface Warfare Department^[3]
• Vroeë 2000's: miljoene^[8]
• 2013: 50 miljoen, Xilinx^[12]

Mark grootte

• 1985: Eerste kommersiële FPGA: Xilinx XC2064^[5][6]
• 1987: $14 miljoen^[6]
• c.1993: >$385 miljoen^{[6][mislukte verifikasie]}
• 2005: $1,9 miljard^[13]
• 2010 skattings: $2,75 miljard^[13]
• 2013: $5,4 miljard^[14]
• 2020 skatting: $9,8 miljard^[14]

Ontwerp begin

Aontwerp beginis 'n nuwe pasgemaakte ontwerp vir implementering op 'n FPGA.

• 2005: 80 000^[15]
• 2008: 90 000^[16]

Ontwerp[wysig]

Hedendaagse FPGA's het groot hulpbronne vanlogiese poorteen RAM-blokke om komplekse digitale berekeninge te implementeer.Aangesien FPGA-ontwerpe baie vinnige I/O-tempo's en tweerigtingdata gebruikbusse, word dit 'n uitdaging om die korrekte tydsberekening van geldige data binne opsteltyd en houtyd te verifieer.

Vloerbeplanningstel hulpbrontoewysing binne FPGA's in staat om aan hierdie tydsbeperkings te voldoen.FPGA's kan gebruik word om enige logiese funksie wat 'nASICkan presteer.Die vermoë om die funksionaliteit op te dateer na versending,gedeeltelike herkonfigurasievan 'n gedeelte van die ontwerp^[17]en die lae nie-herhalende ingenieurskoste relatief tot 'n ASIC-ontwerp (ten spyte van die algemeen hoër eenheidskoste), bied voordele vir baie toepassings.^[1]

Sommige FPGA's het analoog kenmerke bykomend tot digitale funksies.Die mees algemene analoog kenmerk is 'n programmeerbareslagtempoop elke uitsetpen, wat die ingenieur toelaat om lae tariewe op lig gelaaide penne te stel wat andersins souringofegpaaronaanvaarbaar, en om hoër tariewe te stel op swaar gelaaide penne op hoëspoedkanale wat andersins te stadig sou loop.^[18][19]Ook algemeen is kwarts-kristal ossillators, op-chip weerstand-kapasitansie ossillators, enfase-geslote lussemet ingebedspanningsbeheerde ossillatorsgebruik vir klokgenerering en -bestuur sowel as vir hoëspoed-serializer-deserializer (SERDES)-sendhorlosies en ontvangerklokherwinning.Redelik algemeen is differensiëlevergelykersop insetpenne wat ontwerp is om aan gekoppel te worddifferensiële seinkanale.A paar "gemengde seinFPGA's" het geïntegreerde randapparatuuranaloog-na-digitaal-omsetters(ADC's) endigitaal-na-analoog-omsetters(DAC's) met analoog seinkondisioneringsblokke wat hulle toelaat om as 'nstelsel-op-'n-skyfie(SoC).^[20]Sulke toestelle vervaag die lyn tussen 'n FPGA, wat digitale ene en nulle op sy interne programmeerbare verbindingsstof dra, enveldprogrammeerbare analoog skikking(FPAA), wat analoogwaardes op sy interne programmeerbare interkonneksiestof dra.

Logika blokke[wysig]

Hoofartikel:Logika blok

Vereenvoudigde voorbeeldillustrasie van 'n logiese sel (LUT –Opsoektabel, FA -Volle adder, DFF –D-tipe flip-flop)

Die mees algemene FPGA-argitektuur bestaan ​​uit 'n verskeidenheid vanlogiese blokke(genoem konfigureerbare logiese blokke, CLB's, of logiese skikkingsblokke, LAB's, afhangende van die verkoper),I/O pads, en roeteerkanale.^[1]Oor die algemeen het al die roeteringskanale dieselfde breedte (aantal drade).Veelvuldige I/O-blokkies kan in die hoogte van een ry of die breedte van een kolom in die skikking pas.

“'n Toepassingskring moet in 'n FPGA gekarteer word met voldoende hulpbronne.Terwyl die aantal CLB's/LAB's en I/O's wat benodig word maklik uit die ontwerp bepaal word, kan die aantal roeteringspore wat benodig word aansienlik verskil, selfs tussen ontwerpe met dieselfde hoeveelheid logika.(Byvoorbeeld, adwarsbalk skakelaarvereis baie meer roetering as asistoliese skikkingmet dieselfde hektelling.Aangesien ongebruikte roeteringspore die koste (en verminder die werkverrigting) van die onderdeel verhoog sonder om enige voordeel te bied, probeer FPGA-vervaardigers om net genoeg bane te verskaf sodat die meeste ontwerpe wat sal pas in terme vanopsoek tabelle(LUT'e) en I/O's kan weesgeroer.Dit word bepaal deur skattings soos dié wat afgelei word vanHuur se reëlof deur eksperimente met bestaande ontwerpe.”^[21]Vanaf 2018,netwerk-op-skyfieargitekture vir roetering en interkonneksie word ontwikkel.^{[aanhaling nodig]}

Oor die algemeen bestaan ​​'n logiese blok uit 'n paar logiese selle (genoem ALM, LE, sny ens.).'n Tipiese sel bestaan ​​uit 'n 4-invoer LUT, avolle opteller(FA) en aD-tipe flip-flop.Dit kan in twee 3-invoer LUT's verdeel word.Innormale modusdit word gekombineer in 'n 4-insette LUT deur die eerstemultiplekser(mux).Inrekenkundemodus, word hul uitsette na die opteller gevoer.Die keuse van modus word in die tweede mux geprogrammeer.Die uitset kan óf weessinchroneofasynchronies, afhangende van die programmering van die derde mux.In die praktyk is die hele of dele van die optellergestoor as funksiesin die LUT's om te spaarspasie.^[22][23][24]

Harde blokke[wysig]

Moderne FPGA-families brei uit op die bogenoemde vermoëns om funksionaliteit op hoër vlak in silikon in te sluit.Die feit dat hierdie algemene funksies in die stroombaan ingebed is, verminder die area wat benodig word en gee daardie funksies verhoogde spoed in vergelyking met die bou daarvan uit logiese primitiewe.Voorbeelde hiervan sluit invermenigvuldigers, generiesDSP blokke,ingebedde verwerkers, hoëspoed I/O-logika en ingebedherinneringe.

Hoër-end FPGA's kan hoë spoed bevatmulti-gigabit transceiversenharde IP-kernesoosverwerker kerne,Ethernet medium toegangsbeheer eenhede,PCI/PCI Expressbeheerders, en eksterne geheue beheerders.Hierdie kerne bestaan ​​langs die programmeerbare materiaal, maar hulle is gebou uittransistorsin plaas van LUT's, sodat hulle ASIC-vlak hetoptredeenkragverbruiksonder om 'n aansienlike hoeveelheid materiaalhulpbronne te verbruik, wat meer van die materiaal vry laat vir die toepassingspesifieke logika.Die multi-gigabit-ontvangers bevat ook hoëwerkverrigting analoog inset- en uitsetkringe saam met hoëspoed-serialiseerders en deserializers, komponente wat nie uit LUT's gebou kan word nie.Hoër-vlak fisiese laag (PHY) funksionaliteit sooslyn koderingmag of mag nie saam met die serializers en deserializers in harde logika geïmplementeer word nie, afhangende van die FPGA.