LCMXO2-640HC-4TG100C 100% nuwe en oorspronklike MachXO2-veldprogrammeerbare hekskikking (FPGA) IC 78 18432 640 100-LQFP

Hoogs aanpasbare SoC.Byvoorbeeld - standaard koppelvlakke gekoppel aan bekende cpu's en veld opgradeerbare logika blokke.Gevolglik bring stelselintegreerders oplossings wat oor bekende kommoditiseringsgrense heen integreer (ontwrigtende innovasies).Wat dus hier in gedagte kom, is hardeware-opstarters op die gebied van sekuriteit, netwerke, datasentrums, ens.

 Daarbenewens kan FPGA ook gebruik word met powerpc of ARM-gebaseerde cpu's.Dit is dus moontlik om vinnig 'n SoC te ontwikkel wat 'n hoogs aanpasbare koppelvlak rondom dieSVEwaarvoor bestaande kode reeds ontwikkel is.Byvoorbeeld, hardeware versnelling kaarte vir hoë-frekwensie handel.

 Hoë-end FPGA word gebruik om "gratis" hoë werkverrigting koppelvlakke te kry soos PCIe Gen 3, 10/40Gbps Ethernet, SATA Gen 3, DDR3 gobs en gobs, QDR4 geheue.Tipies is dit duur om hierdie ip na 'n ASIC op te spoor.Maar FPGA kan jou vinnig aan die gang kry, want hierdie kerne kan as reeds bewese skyfies gebruik word, so dit neem slegs 'n fraksie van die ontwikkelingstyd om hulle in die stelsel te integreer.

 FPGA het 'n hele paar vermenigvuldigers en interne geheue.Daarom is hulle goed geskik vir seinverwerkingstelsels.Daarom sal jy hulle vind in die hardeware wat seinkondisionering en multipleksing/demultipleksing uitvoer.Byvoorbeeld, draadlose netwerktoerusting, soos basisstasies.

 Die kleinste logiese element in 'n FPGA word 'n logiese blok genoem.Dit is ten minste 'n ALU+ sneller.As gevolg hiervan word FPGA wyd gebruik vir rekenaarprobleme wat voordeel kan trek uit SIMD-tipe argitekture.Voorbeelde sluit in die skoonmaak van beelde wat van beeldsensors ontvang is, punt- of plaaslike verwerking van beeldpixels, soos die berekening van verskilvektore in H.264-kompressie, ens.

 Ten slotte, ASIC simulasie of hardeware/sagteware in die ring toets, ens FPGA logika ontwerp deel dieselfde prosesse en gereedskap as ASIC ontwerp.Fpgas word dus ook gebruik om sommige toetsgevalle tydens ASIC-ontwikkeling te valideer, waar die interaksie tussen hardeware en sagteware te kompleks of tydrowend kan wees om te modelleer.