Geïntegreerde stroombaan IC-skyfies een plek koop EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
Produk eienskappe
TIPE | BESKRYWING |
Kategorie | Geïntegreerde stroombane (IC's) Ingebed CPLD's (Complex Programmable Logic Devices) |
Mnr | Intel |
Reeks | MAX® II |
Pakket | Skinkbord |
Standaard Pakket | 90 |
Produk Status | Aktief |
Programmeerbare tipe | In Stelsel Programmeerbaar |
Vertragingstyd tpd(1) Maks | 4.7 ns |
Spanningtoevoer – Intern | 2,5 V, 3,3 V |
Aantal logiese elemente/blokke | 240 |
Aantal makroselle | 192 |
Aantal I/O | 80 |
Werkstemperatuur | 0°C ~ 85°C (TJ) |
Montage tipe | Oppervlakmontering |
Pakket / houer | 100-TQFP |
Verskafferstoestelpakket | 100-TQFP (14×14) |
Basisproduknommer | EPM240 |
Die koste was een van die groot kwessies waarmee 3D-verpakte skyfies te kampe het, en Foveros sal die eerste keer wees dat Intel dit in hoë volume vervaardig danksy sy voorste verpakkingstegnologie.Intel sê egter dat skyfies wat in 3D Foveros-pakkette vervaardig word uiters prysmededingend is met standaardskyfieontwerpe – en in sommige gevalle selfs goedkoper kan wees.
Intel het die Foveros-skyfie ontwerp om so laag as moontlik te wees en steeds aan die maatskappy se gestelde prestasiedoelwitte te voldoen – dit is die goedkoopste skyfie in die Meteor Lake-pakket.Intel het nog nie die spoed van die Foveros-interkonneksie / basis-teël gedeel nie, maar het gesê dat die komponente teen 'n paar GHz' in 'n passiewe konfigurasie kan werk ('n stelling wat die bestaan van 'n aktiewe weergawe van die tussengangerlaag impliseer wat Intel reeds ontwikkel ).Dus, Foveros vereis nie dat die ontwerper kompromie aangaan oor bandwydte of vertragingsbeperkings nie.
Intel verwag ook dat die ontwerp goed sal skaal in terme van beide werkverrigting en koste, wat beteken dat dit gespesialiseerde ontwerpe vir ander marksegmente, of variante van die hoëprestasie-weergawe kan bied.
Die koste van gevorderde nodusse per transistor groei eksponensieel namate silikonskyfieprosesse hul grense nader.En die ontwerp van nuwe IP-modules (soos I/O-koppelvlakke) vir kleiner nodusse bied nie veel opbrengs op belegging nie.Daarom kan die hergebruik van nie-kritiese teëls/chiplets op 'goed genoeg' bestaande nodusse tyd, koste en ontwikkelingshulpbronne bespaar, om nie eens te praat van die vereenvoudiging van die toetsproses nie.
Vir enkele skyfies moet Intel verskillende skyfie-elemente, soos geheue of PCIe-koppelvlakke, agtereenvolgens toets, wat ’n tydrowende proses kan wees.Daarteenoor kan skyfievervaardigers ook klein skyfies gelyktydig toets om tyd te bespaar.deksels het ook 'n voordeel in die ontwerp van skyfies vir spesifieke TDP-reekse, aangesien ontwerpers verskillende klein skyfies kan aanpas om by hul ontwerpbehoeftes te pas.
Die meeste van hierdie punte klink bekend, en dit is almal dieselfde faktore wat AMD in 2017 op die skyfiestelpad gelei het. AMD was nie die eerste wat skyfiestel-gebaseerde ontwerpe gebruik het nie, maar dit was die eerste groot vervaardiger wat hierdie ontwerpfilosofie gebruik het om massaproduseer moderne skyfies, iets waartoe Intel blykbaar 'n bietjie laat gekom het.Intel se voorgestelde 3D-verpakkingstegnologie is egter baie meer kompleks as AMD se organiese tussenliggende laag-gebaseerde ontwerp, wat beide voordele en nadele het.
Die verskil sal uiteindelik weerspieël word in die voltooide skyfies, met Intel wat sê dat die nuwe 3D gestapelde skyfie Meteor Lake na verwagting in 2023 beskikbaar sal wees, met Arrow Lake en Lunar Lake wat in 2024 kom.
Intel het ook gesê dat die Ponte Vecchio-superrekenaarskyfie, wat meer as 100 miljard transistors sal hê, na verwagting in die hart van Aurora, die wêreld se vinnigste superrekenaar, sal wees.